特開2001-168093 (P2001-168093A)

(43)公開日 平成13年6月22日(2001.6.22)

(51) Int.CL'

識別記号

FI H01L 21/88 デーヤコート*(参考) S 5F033

H01L 21/3205

審査請求 未請求 請求項の数7 OL (全 6 頁)

(21)出顧番号

特顯平11-350284

(22)出顧日

平成11年12月9日(1999.12.9)

(71)出顧人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 ▲萩▼原 秀敏

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 100065248

弁理士 野河 信太郎

Fターム(参考) 5F033 EH09 EH23 EH33 JJ01 JJ09

JJ23 JJ33 KK09 KK23 KK33 NM08 NN33 QQ09 QQ37 RR04 RR06 RR09 RR14 RR15 SS11 SS13 SS15 SS21 TT02 VV01


XX17

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】層間絶縁膜の密着性を向上し、配線間の層間絶縁膜の剥がれを防止することができ、層間絶縁膜内におけるクラックの伝播の阻止を図ることによって信頼性の高い半導体装置を提供することを目的とする。

【解決手段】半導体チップ上に第1ダミー配線、層間絶 縁膜及び第2ダミー配線がこの順に積層され、前記第1 ダミー配線と第2ダミー配線との間の層間絶縁膜に複数 のダミービアホールが形成されてなる半導体装置におい て、1つの第1ダミー配線又は第2ダミー配線が複数の ダミービアホールと接続されてなる半導体装置。









【特許請求の範囲】

【請求項1】 半導体チップ上に第1ダミー配線、層間 絶縁膜及び第2ダミー配線がこの順に積層され、前記第 1ダミー配線と第2ダミー配線との間の層間絶縁膜に複 数のダミービアホールが形成されてなる半導体装置にお いて、

1つの第1ダミー配線又は第2ダミー配線が複数のダミ ービアホールと接続されてなる半導体装置。

【請求項2】 層間絶縁膜が、SOG膜の単層膜又はS OG膜を含む積層膜によって形成されてなる請求項1に 10 記載の半導体装置。

【請求項3】 ダミービアホールが、導電膜で埋設され てなる請求項1又は2に記載の半導体装置。

【請求項4】 第1及び第2ダミー配線とダミービアホ ールとが、半導体チップにおいて機能素子が形成された 素子形成領域の外周領域に配置されてなる請求項1~3 のいずれか1つに記載の半導体装置。

【請求項5】 外周領域が、コーナー領域を除く半導体 チップにおける素子形成領域の外周領域である請求項4 に記載の半導体装置。

【請求項6】 コーナー領域が、半導体チップの隣り合 う2辺を2辺とする略直角二等辺三角形である請求項5 に記載の半導体装置。

【請求項7】 第1及び第2ダミー配線が、素子形成領 域における配線と同一工程により同一材料により形成さ れ、かつダミービアホールが、素子形成領域におけるビ アホールと同一工程により形成されてなる請求項4~6 のいずれか1つに記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置に関 し、より詳細には半導体チップの外周領域における熱ス トレスによるクラックの発生が緩和された半導体装置に 関する。

[0002]

【従来の技術】従来から、その表面がパッシベーション 膜で被覆された半導体チップを樹脂で封止する樹脂封止 型半導体装置が使用されているが、この種の半導体装置 においては、半導体チップと封止樹脂との熱胞張係数の するクラックの影響が問題となっている。そこで、熱ス トレスによるパッシベーション膜へのクラックの発生を 緩和するために、半導体チップの内部パターン領域に、 ダミー配線を形成する方法が提案されている。

【0003】一般に、半導体チップの表面は、図3に示 したように、トランジスタ等の機能素子や配線等を有す る内部パターン領域20、内部パターン領域20を取り 囲む領域であり、複数のボンディングパッド21が配置 される領域22、ボンディングパッド21が配置される 領域22端からチップ端にいたる予備領域23に分ける 50 間のくぼみに入り込みやすくなり、パッシベーション

ことができる。 ボンディングパッド21は、例えば、一 辺が約100μm程度の矩形形状で形成される。また、 予備領域23は、半導体ウェハをチップごとダイシング する際、スクライブ面から入り込むクラックが、機能素 子を含む内部パターン領域20にとどかないよう配慮し て設けられた領域であり、予備領域23には、通常、半 導体装置において機能するためのパターンは何も形成さ れていない。 つまり、 図4に示したように、 半導体チッ ブ端附近に配置される予備領域においては、第1層間絶 縁膜24、プラズマCVD法によって形成されるSiN 膜25、SOG (スピンオングラス) 膜26、プラズマ CVD法によって形成されるSiOz膜27、28、パ ッシベーション膜29が順次積層され、これらの上に、 封止用の樹脂30が被覆されている。

【0004】通常、半導体装置は、複数の配線層と層間 絶縁膜とが多層配線構造として積層されて構成されるた め、ウェハ表面の凹凸による上層配線の断線等の発生を 防止するため、層間絶縁膜として平坦化効果のあるSO G膜がCVD法によって形成される絶縁膜と組み合わさ 20 れて用いられる。SOG膜は、有機シラン系の原料を溶 剤に溶解した溶液を、ウェハ表面にスピン塗布し、加熱 することにより形成される。

【0005】しかし、このような半導体装置を、例え ば、150~-65℃の温度範囲で、500~1000 回程度の温度サイクル試験に付すと、図5に示したよう に、SOG膜26とその上下に形成されたCVD法によ るSiN膜25及びSiO227膜との界面で剥離が生 じ、その結果、SOG膜26にクラックが生じることが ある。

30 【0006】これに対して、例えば、特開平8-306 771号公報において、半導体チップの予備領域上に、 図6に示したように、層間絶縁膜31上に、複数の第1 ダミー配線32と、SiN膜33とSOG膜34とSi O2膜35とからなる層間絶縁膜と、層間絶縁膜に形成 されたダミービアホールと、ダミービアホール内に埋設 されるとともにダミービアホール上に配置する第2ダミ 一配線36とが形成され、さらにその上にSiOz膜3 7とパッシベーション膜38とが形成されてなる半導体 装置が提案されている。このような構成により、SOG 遠いから、熱ストレスによりパッシベーション膜に発生 40 膜34の残留面積を実質的に減らし、SOG膜34とS iN膜33及びSiO₂膜35との剥離、剥離によるS OG膜34のクラックを防止している。

> 【0007】しかし、上記構成の半導体装置において は、第1及び第2ダミー配線32、36を細い又は小さ い形状でパターニングすると、層間絶縁膜の剥離やクラ ックの発生を防止するのが困難となるという問題が生じ る。また、第1及び第2ダミー配線32、36を形成す ることにより、パッシベーション膜38表面での段差が 大きくなり、封止用の樹脂中に含まれるフィラーが配線

3

膜、さらには配線自体にクラックの発生を招くという問 題もある。さらに、第1及び第2ダミー配線32、36 のパターニングの方法によっては、半導体チップのコー ナー領域で、応力の集中が生じ、半導体チップのコーナ 一領域でのクラック発生の原因となるという問題もあ る.

[0008]

【課題を解決するための手段】本発明によれば、半導体 チップ上に第1ダミー配線、層間絶縁膜及び第2ダミー ミー配線との間の層間絶縁膜に複数のダミービアホール が形成されてなる半導体装置において、1つの第1ダミ 一配線又は第2ダミー配線が複数のダミービアホールと 接続されてなる半導体装置が提供される。

[0009]

【発明の実施の形態】本発明の半導体装置は、少なくと も、半導体チップ上に、第1ダミー配線、層間絶縁膜及 び第2ダミー配線がこの順に積層されて構成される。本 発明において使用される半導体チップとは、半導体装置 として機能させるために一連の製造プロセスを経た半導 20 体基板(半導体ウェハ)から、1つの樹脂封止型半導体 装置を構成する1単位の集積回路を有する片に分割され たものを意味する。なお、半導体基板の材料は、特に限 定されるものではなく、例えば、シリコン、ゲルマニウ ム等の元素半導体、GaAs、ZnSe等の化合物半導 体等が挙げられる。なかでも、シリコンからなるものが 好ましい。

【0010】半導体チップには、半導体装置として機能 する、例えば、トランジスタ、キャパシタ、抵抗等の機 能素子、絶縁膜、配線層等が組み合わされた集積回路が 30 形成される素子形成領域と、その外周に配置し、半導体 装置の機能には関与しない絶縁膜や配線層等が形成され るか、何ら形成されないチップ外周領域とが配置してい ることが好ましい。また、半導体チップは、上記集積回 路、絶縁膜及び配線層等が積層された多層構造を有する ものであってもよいし、本発明の第1及び第2ダミー配 線、層間絶縁膜等の上にさらに上記集積回路、絶縁膜及 び配線層等が積層されていてもよいし、第1及び第2ダ ミー配線と層間絶縁膜との積層構造が繰り返し積層され たものであってもよい。

【0011】半導体チップの形状は、特に限定されるも のではなく、円; 楕円; 三角形、正方形、長方形、平行 四辺形、台形、ひし形、六角形、八角形等の多角形;こ れらの角が欠けた又は丸まった略多角形等の形状が挙げ られる。なかでも、正方形、長方形、ひし形等の四角形 又は略四角形が適当である。

【0012】第1ダミー配線及び第2ダミー配線は、配 線層としては何ら機能しない配線を意味し、例えば、ア ルミニウム、銅、金、白金、銀等の金属; チタン、タン

単層膜又は2層以上の積層膜;これら高融点金属等のシ リサイド、ポリサイド等の導電膜により形成することが できる。第1及び第2ダミー配線は、半導体チップに形 成される機能素子の電極(例えばゲート電極、キャパシ タ上下電極等)、配線等と同一の工程によって、同一の 材料を用いて形成することが好ましい。

【0013】第1ダミー配線及び第2ダミー配線は、半 導体チップ上のいずれの領域に形成されていてもよい が、上記したようなチップ外周領域に配置していること 配線がこの順に積層され、前記第1ダミー配線と第2ダ 10 が好ましく、なかでも、コーナー領域を除く半導体チッ プにおける外周領域 (図2参照) に配置されていること が好ましい。ここで、コーナー領域とは、通常、一連の 半導体プロセスを経て半導体チップに分割された場合 に、応力の集中が顕著な領域を意味し、具体的には、半 導体ウェハにおける2本のスクライブライン (半導体チ ップの2つの辺)を2辺とする三角形を構成する領域、 特に略鈍角三角形を構成する領域、好ましくは略鈍角二 等辺三角形、より好ましくは直角二等辺三角形を構成す る領域が挙げられる。例えば、半導体チップが正方形又 は長方形によって形成される場合には、2本のスクライ ブラインとこれら2本のスクライブラインに対して略4 5°で交わる線とにより囲まれる略直角二等辺三角形を 構成する領域であることが好ましい。

> 【0014】第1ダミー配線及び第2ダミー配線は、そ の大きさは特に限定されないが、可能である限り、半導 体チップにおいて大きな占有面積を占めることが好まし い。なお、第1及び第2ダミー配線は、同じ大きさでも よいし、第1ダミー配線が第2ダミー配線よりも大きく ても、小さくてもよい。

【0015】これらの形状は、特に限定されるものでは なく、例えば、半導体チップの形状として例示した形状 等が挙げられる。なお、第1ダミー配線と第2ダミー配 線との形状は、同じであってもよいし、異なってもよい が、後述するように、層間絶縁膜を介してオーバーラッ プしていることが必要である。オーバーラップの程度 は、多いほど好ましい。

【0016】層間絶縁膜は、第1及び第2ダミー配線の 間において、両配線を絶縁するためのものであり、例え ば、プラズマCVD法、CVD法、減圧CVD法、スピ ンオングラス法等によって形成されるSiOz膜、Si N膜、PSG膜、BPSG膜、SOG膜等の単層膜又は 2層以上の積層膜が挙げられる。なかでも、SOG膜か らなるか、SOG膜を挟持する3層以上の積層膜である ことが好ましい。具体的には、P-CVD-SiOz膜 /SOG膜/P-CVD-SiN膜が挙げられる。 層間 絶縁膜の膜厚は特に限定されるものではなく、例えば、 500~2000nm程度が挙げられる。

【0017】本発明においては、複数のダミービアホー ルが層間絶縁膜に形成されている。ここでダミービアホ タル、タングステン等の高融点金属; ボリシリコン等の 50 ールとは、配線層としては機能する配線同士を接続する

6

ためのピアホールとしても役割を果たさないホールを意 味する。つまり、第1及び第2ダミー配線のような配線 として機能しない配線と接続するホールを意味するが、 配線に接続しないホール、下方又は上方のみ配線と接続 するホール、上下において配線と接続するホールのいず れをも含む。なお、ここでダミーピアホールが配線と接 続するとは、ホールの底部又は上部が配線によって塞が れる、つまり、ホール自体が配線に接触するように形成 されることを意味する。

【0018】ダミーピアホールは、第1及び第2ダミー 10 配線の少なくともいずれかのダミー配線であって、1つ のダミー配線に、複数のダミービアホールが接続される ように形成されている。具体的には、第1ダミー配線に 2以上のダミービアホールが形成され、各ダミービアホ ールに1つづつ第2ダミー配線が接続されていてもよい し、第1ダミー配線に2以上のダミービアホールが形成 され、2つ、3つ又はそれ以上のダミービアホールに対 して1つの第2ダミー配線が接続されていてもよいし、 第1ダミー配線に2以上のダミーピアホールが形成さ れ、全ダミービアホールに1つの第2ダミー配線が接続 20 されていてもよいし、第2ダミー配線に2以上のダミー ビアホールが形成され、各ダミービアホールに1つづつ 第1ダミー配線が接続されていてもよいし、第2ダミー 配線に2以上のダミービアホールが形成され、2つ、3 つ又はそれ以上のダミービアホールに対して1つの第1 ダミー配線が接続されていてもよい。

【0019】ダミーピアホールの大きさ、形状等は特に 限定されるものではなく、例えば、0.1~10μm² 程度の断面積、三角形、四辺形、円形、星型等の形状が 1及び第2ダミー配線の大面積と接続されることが好ま LW.

【0020】ダミービアホールは中空であってもよい が、ダミービアホール中に絶縁材料又は導電材料が、な かでも導電材料が埋設されていることが好ましい。導電 材料としては、特に限定されるものではなく、第1及び 第2ダミー配線で例示された材料等が挙げられる。な お、導電材料は、第1又は第2ダミー配線を形成する材 料と必ずしも同一の材料であることは必要とせず、異な る材料やさらにバリアメタル等の導電材料が埋設されて いてもよい。なかでも、第2ダミー配線を形成する材料 をそのままダミービアホールに埋設して用いることが適 当である。以下に、本発明の半導体装置の実施例を図面 に基づいて説明する。

【0021】この半導体装置は、図1 (e)及び図2に 示したように、シリコンウェハにおいてスクライブライ ン11によって分離される各半導体チップ内に、機能素 子等が形成された内部パターン領域(図示せず)と、内 部パターン領域の外周に位置するチップ外周領域12と を有する。チップ外周領域12には、第1ダミー配線

2、層間絶縁膜3及び第2ダミー配線8がこの順に積層 されており、第1ダミー配線2と第2ダミー配線8とが オーバーラップする領域に存在する層間絶縁膜3にダミ ーピアホール7が形成されている。1つの第1ダミー配 線2は、複数のダミービアホール7と接続されており、 さらに、複数のダミービアホール7を介して複数の第2 グミー配線8と接続されている。

【0022】また、チップ外周領域12の半導体チップ の角の部分においては、45°の角度を有する略直角二 等辺三角形のコーナー領域13を残すように、第1及び 第2ダミー配線2、8及びダミーピアホール7が形成さ れている。なお、この領域13上には、層間絶縁膜3は 存在しておらず、後述するパッシベーション膜のみが存 在している。なお、図2においては、半導体チップは1 0×10mm程度の大きさの略四角形とし、ダミーピア ホール7の一辺は1.0µm程度、第2ダミー配線8の 線幅は5.0μm程度、第1ダミー配線2の面積は10 000µm²程度、コーナー領域13の面積を1500 μm²程度とした。このような半導体装置は、以下の製 造方法により形成することができる。

【0023】まず、内部パターン領域に公知の方法によ り所望の機能素子や配線層が形成されたシリコンウェハ (図示せず)上全面に、図1 (a)に示したように、第 1層間絶縁膜1を形成する。この層間絶縁膜1は、例え ば、減圧CVD法により膜厚100nm程度のPSG (フォスフォシリケートガラス) 膜及び膜厚750nm 程度のBPSG膜との積層構造とし、約1000℃でB PSG膜をリフローすることにより形成する。

【0024】次いで、内部パターン領域において、機能 挙げられる。また、ダミービアホールは、可能な限り第 30 素子からの引き出し線を確保するために第1層間絶縁膜 1にコンタクトホール (図示せず) を形成し、このコン タクトホール内に導電膜を埋設するとともに、シリコン ウェハ上全面に導電膜を形成する。この導電膜は、例え ば、スパッタリング法により、膜厚150nm程度のT iW膜、膜厚500nm程度のA1Si膜及び膜厚15 Onm程度のTiN膜の3層構造とする。この導電膜上 全面に、レジスト膜(図示せず)をスピン塗布し、露 光、現像工程を経てレジストパターン (図示せず)を形 成する。このレジストパターンをエッチングマスクとし て用いて、導電膜のパターニングを行い、内部パターン 領域においては第1配線層 (図示せず) を、チップ外周 領域にはボンディングパッド (図示せず)、メタルシー リング用の配線パターン (図示せず)、第1ダミー配線 パターン2をそれぞれ形成する。

> 【0025】続いて、シリコンウェハ上全面に、図1 (b) に示したように、第2層間絶縁膜3を形成する。 第2層間絶縁膜3は、250nm程度のSiN膜4と、 膜厚500nm程度のSOG膜5と、膜厚500nm程 度のSiOz膜6との積層膜によって形成される。な

50 お、SiN膜4及びSiO2膜6はプラズマCVD法に

より形成し、SOG膜5は有機シラン系の原料を溶剤に 溶解した溶液をスピン塗布し、400℃程度の温度でキ ュアして形成する。

【0026】次に、シリコンウェハ上全面に、上記と同 様にレジストパターン(図示せず)を形成する。このレ ジストパターンをエッチングマスクとして用いて、第2 層間絶縁膜3をエッチングし、内部パターン領域におい ては、第1配線層の引き出しのためビアホール (図示せ ず)を、チップ外周領域においては、図1(c)に示し 7を形成する。なお、ダミービアホール7は、同一の第 1ダミー配線パターン2上に複数個位置するように形成 する。

【0027】次いで、シリコンウェハ上全面に、例え ば、スパッタリング法により、膜厚30nm程度のTi N膜、膜厚約100nm程度のAlSi膜、膜厚約15 Onm程度のTiW膜の3層構造の導電膜を形成する。 この導電膜上全面にレジスト膜 (図示せず) をスピン塗 布し、露光、現像工程を経て、レジストパターン (図示 せず)を形成する。このレジストパターンをエッチング 20 における配線と同一工程により同一材料により形成さ マスクとして用いて、導電膜をパターニングし、内部パ ターン領域においては、第2配線層を、チップ外周領域 においては、図1 (d) に示したように、 ダミービアホ ール7を埋設するとともに、ダミービアホール7上に第 2ダミー配線8のパターンを形成する。このように、第 2ダミー配線8のパターンを複数のダミーピアホール7 と接続されると、第2層間絶縁膜3における剥がれ防止 の効果が大きくなる。

【0028】さらに、図1(e)に示したように、シリ コンウェハ上全面に、プラズマCVD法により、腹厚4 30 00nm程度のSiOz膜9及び膜厚600nm程度の SiN膜10を順次形成する。なお、SiN膜10は、 パッシベーション膜の役割を果たす。

【0029】次いで、シリコンウェハ上全面に、上記と 同様にレジストパターン (図示せず) を形成する。この レジストパターンをマスクとして用いて、SiN膜10 をエッチングし、 ポンディングパッド (図示せず) 及び スクライブ領域 (図示せず) を露出させ、ダイシングソ ーを用いて、チップごとにスクライブする。その後、各 半導体チップをリードフレームにダイボンディングし、 ボンディングパッドとリードフレームのリード端子とを 接続するワイヤボンディングを行い、樹脂封止、成形、 捺印等の工程を経て、樹脂封止型半導体装置として完成 される。このような一連工程を経て完成された半導体装 置は、従来の半導体装置に比較して、熱サイクル試験に よるSOG膜での剥がれやクラックの発生が抑制され た。

[0030]

【発明の効果】本発明によれば、1つの第1ダミー配線 又は第2ダミー配線が複数のダミービアホールと接続さ 50 9 SiOュ膜

れるため、比較的線幅が太い又は大きな第1及び第2夕 ミー配線によって、層間絶縁膜の密着性を向上させるこ とができ、配線間の層間絶縁膜の剥がれを防止すること ができるとともに、層間絶縁膜内におけるクラックの伝 播の阻止を図ることができ、信頼性の高い半導体装置を 得ることができる。また、ダミービアホールが導電膜で 埋設されてなる場合には、第1及び第2ダミー配線とと もに導電膜が層間絶縁膜に対して鎹の役割を果たし、よ り層間絶縁膜の密着性を向上させることができる。さら たように、ダミー配線パターン2上にダミービアホール 10 に、第1及び第2ダミー配線とダミービアホールとが外 周領域に配置される場合には、半導体チップの設計等の 制約を生じさせることなく、高信頼性の半導体装置を提 供することが可能となる。

R

【0031】また、外周領域が、コーナー領域を除く、 特に半導体チップの隣り合う2辺を2辺とする略直角二 等辺三角形の領域を除く外周領域である場合には、第1 及び第2ダミー配線が、応力の影響を避けることがで き、層間絶縁膜の密着性をさらに向上させることができ る。しかも、第1及び第2ダミー配線が、素子形成領域 れ、かつダミービアホールが、素子形成領域におけるビ アホールと同一工程により形成されてなる場合には、通 常の半導体プロセスを増大させることなく、層間絶縁膜 の密着性を向上させることができるため、歩留まりの向 上、ひいては製造コストの低減を図ることができ、より 安価で信頼性の高い半導体装置を提供することが可能と なる。

【図面の簡単な説明】

【図1】 本発明の半導体装置の製造方法を説明するため の要部の機略断面工程図である。

【図2】本発明の半導体装置におけるチップ外周領域を 示す要部の概略平面図である。

【図3】 従来の半導体装置が形成された半導体チップの 要部の機略平面図である。

【図4】従来の半導体装置における予備領域の概略断面 図である。

【図5】従来の半導体装置におけるSiN膜、SOG膜 及びSiOz膜の界面におけるSOG膜の剥がれやクラ ックの発生を説明するための機略断面模式図である。

- 【図6】従来の半導体装置の要部の機略断面図である。 【符号の説明】
 - 1 第1層間絶縁膜
 - 2 第1ダミー配線
 - 3 第2層間絶縁膜(層間絶縁膜)
 - 4 SiN膜
 - 5 SOG膜
 - 6 SiOz膜
 - 7 ダミーピアホール
 - 8 第2ダミー配線


12 チップ外周領域

13 45°の角度を有するコーナー領域

10

【図1】

9











【図3】






【図6】

【図2】



【図5】



【図4】

